

คณะวิศวกรรมศาสตร์  
มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ

การสอบประจำภาคการศึกษาที่ 1

ปีการศึกษา 2562

รหัสและชื่อวิชา .010123107 Logic Design of Digital System

ตอน 1

สอบวันที่ 15 ตุลาคม 2562

เวลา .09.00 – 12.00 น..

ชื่อนักศึกษา.....

ชื่ออาจารย์ผู้สอน DNA

รหัสประจำตัวนักศึกษา.....

คำสั่งข้อสอบ

1. ข้อสอบมีทั้งหมด 6 ข้อ 12 หน้า (รวมหน้าปก) คะแนนเต็ม 55 คะแนน
2. ให้ทำทุกข้อ ลงใน ข้อสอบ
3. การสอบเป็นแบบ ปิดตำรา  
อนุญาตให้ใช้เครื่องคำนวณตามที่คณะฯ กำหนด
4. ห้ามนักศึกษาออกจากห้องสอบก่อนเวลา 1 ชั่วโมง
5. ห้ามเปิดหรือทำข้อสอบก่อนได้รับอนุญาตโดยเด็ดขาดและต้องปฏิบัติตามคำสั่งของข้อสอบอย่างเคร่งครัด
6. ไม่อนุญาตให้เข้าห้องน้ำระหว่างการสอบ ยกเว้นกรณีเกิดเหตุฉุกเฉิน
7. ห้ามนำข้อสอบ หรือคัดลอกข้อสอบออกจากห้องสอบ มิฉะนั้นจะถือว่าเป็นการทุจริตในการสอบ

การทุจริตในการสอบถือเป็นความผิดร้ายแรง มีโทษสูงสุด  
ให้พ้นสภาพการเป็นนักศึกษา

1. จงตอบคำถามต่อไปนี้ (10 คะแนน)

1.1 จากโค้ด VHDL ต่อไปนี้ให้วาดรูปวงจรดิจิทัลที่สังเคราะห์ได้จากโค้ดดังต่อไปนี้ โดยให้วาดเป็นลักษณะของการเชื่อมต่อแบบ component ในมุมมอง RTL Viewer (5 คะแนน)

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3
4  entity add_gen is
5  | generic ( N : integer := 4 );
6  | port( a, b : in std_logic_vector(N-1 downto 0);
7  |       c_in : in std_logic;
8  |       c_out : out std_logic;
9  |       sum: out std_logic_vector(N-1 downto 0) );
10 | end add_gen;
11
12 | architecture data_flow of add_gen is
13 | | component full_add
14 | | | port(
15 | | |     a , b, c_in : in std_logic;
16 | | |     c_out, sum  : out std_logic);
17 | | | end component;
18 | | signal x : std_logic_vector(N downto 0);
19 |
20 | begin
21 |     x(0) <= c_in;
22 |     adder: for i in 0 to N-1 generate
23 |     | adder: full_add port map( a(i), b(i), x(i), x(i+1), sum(i));
24 |     | end generate;
25 |
26 |     c_out <= x(N);
27 | end data_flow;

```

```


1  library ieee;
2  use ieee.std_logic_1164.all;
3
4  entity full_add is
5  | generic ( N : natural := 4 );
6  | port(
7  |     a , b, c_in : in std_logic;
8  |     c_out, sum  : out std_logic);
9  | end full_add;
10
11 | architecture data_flow of full_add is
12 | | begin
13 | | c_out <= ((a xor b) and c_in) or (a and b);
14 | | sum  <= (a xor b) xor c_in;
15 | | end data_flow;

```

ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....

พื้นที่ในการวาดรูปวงจรดิจิทัลที่สังเคราะห์ ในข้อ 1.1

1.2 จากโค้ด VHDL ข้อ 1.1 .ให้นักศึกษาวาดรูปสัญญาณ c\_out และ sum เมื่อป้อนสัญญาณ a, b และ c\_in ดังรูป (5 คะแนน)



วาดรูปสัญญาณลงที่นี่


ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....

2. จากโค้ด VHDL ต่อไปนี้ให้วาดรูปสัญญาณ Timing diagram ของสัญญาณเอาต์พุต (q) เมื่อป้อนสัญญาณอินพุต ดังรูป (3 คะแนน)

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  entity UUUU_4_bit is
4  port(
5      clk,load  : in std_logic;
6      pi        : in std_logic_vector(3 downto 0);
7      q         : out std_logic := '0');
8  end UUUU_4_bit;
9  architecture impl of UUUU_4_bit is
10     signal t    : std_logic := '0';
11     signal temp : std_logic_vector(3 downto 0) := "0000";
12 begin
13     process (clk,pi,load)
14     begin
15         if (CLK'event and CLK='1') then
16             if (load='1') then
17                 temp <= pi;
18             else
19                 t <= temp(3);
20                 temp(3 downto 1) <= temp(2 downto 0);
21                 temp(0) <= '0';
22             end if;
23         end if;
24     end process;
25     q <= t;
26 end impl;


```



วาดรูปสัญญาณลงที่นี้

ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....

3. จากวงจรดิจิทัลลอจิกดังรูป ให้นักศึกษาตอบคำถามต่อไปนี้ (12 คะแนน)



3.1 เมื่อกำหนดให้  $A_3A_2A_1A_0$  มีค่าเท่ากับ 1110 ค่าของ  $B_3B_2B_1B_0$  เท่ากับ 1001 และ  $M$  มีค่าเป็น 0 จงตอบคำถามต่อไปนี้

ค่าของ  $C_3C_2C_1C_0$  จะมีค่าเป็นเท่าไร

ค่าของ  $S_3S_2S_1S_0$  จะมีค่าเป็นเท่าไร

ค่าของ  $V$  จะมีค่าเป็นเท่าไร

คำถามในข้อ 3.1 หากเปลี่ยนค่า  $M$  ให้มีค่าเป็น 1 ค่าของ  $C_3C_2C_1C_0$  จะมีค่าเป็นเท่าไร

คำถามในข้อ 3.1 หากเปลี่ยนค่า  $M$  ให้มีค่าเป็น 1 ค่าของ  $S_3S_2S_1S_0$  จะมีค่าเป็นเท่าไร

คำถามในข้อ 3.1 หากเปลี่ยนค่า  $M$  ให้มีค่าเป็น 1 ค่าของ  $V$  จะมีค่าเป็นเท่าไร

*[Handwritten signature]*

ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....

4. ออกแบบวงจรทางดิจิทัลด้วยภาษา VHDL เพื่อรับสัญญาณอินพุตแบบ Binary ขนาด 4 บิต แล้วแสดงผลบน 7-segment ชนิด Common-Anode ขนาด 1 หลัก โดยตัวเลขที่แสดงผลบน 7-segment จะแสดงตัวเลขดังตาราง (10 คะแนน)

4.1 ให้กรอกเอาต์พุตที่จะใช้แสดงผลบน 7-segment ตามการป้อนสัญญาณอินพุตให้ถูกต้อง (5 คะแนน)

| Input       |       |       |       | Display on<br>7-segment | Output (digit of 7-segment) |   |   |   |   |   |   |
|-------------|-------|-------|-------|-------------------------|-----------------------------|---|---|---|---|---|---|
| $I_3$       | $I_2$ | $I_1$ | $I_0$ |                         | a                           | b | c | d | e | f | g |
| 0           | 0     | 0     | 0     | 0                       |                             |   |   |   |   |   |   |
| 0           | 0     | 0     | 1     | 1                       |                             |   |   |   |   |   |   |
| 0           | 0     | 1     | 0     | 2                       |                             |   |   |   |   |   |   |
| 0           | 0     | 1     | 1     | 3                       |                             |   |   |   |   |   |   |
| 0           | 1     | 0     | 0     | 4                       |                             |   |   |   |   |   |   |
| 0           | 1     | 0     | 1     | 5                       |                             |   |   |   |   |   |   |
| 0           | 1     | 1     | 0     | 6                       |                             |   |   |   |   |   |   |
| 0           | 1     | 1     | 1     | 7                       |                             |   |   |   |   |   |   |
| 1           | 0     | 0     | 0     | 8                       |                             |   |   |   |   |   |   |
| 1           | 0     | 0     | 1     | 9                       |                             |   |   |   |   |   |   |
| (1010-1111) |       |       |       | E                       |                             |   |   |   |   |   |   |

ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....


4.1 เขียนโค้ด VHDL เพื่อสังเคราะห์วงจรเพื่อรับอินพุตแบบ Binary ขนาด 4 บิต แบบแสดงผลเป็นตัวเลขบน 7-segment ตามคุณสมบัติ ข้อที่ 4.1 (5 คะแนน)

Faculty of Engineering



5. วงจรซีควีนเชียลทำหน้าที่ตรวจสอบลำดับของสัญญาณอินพุต data\_in แบบอนุกรม ซึ่งในการกำหนดจังหวะของข้อมูลใช้สัญญาณ CLK ขอบขาขึ้นเป็นสัญญาณที่ใช้ในการกำหนดจังหวะการรับข้อมูลแต่ละตัว โดยหากสัญญาณอินพุตมีลำดับของสัญญาณเป็น “01011” วงจรจะให้เอาต์พุต data\_out มีสัญญาณลอจิกเป็น “1” ในช่วง 1 คาบเวลาของสัญญาณ CLK คุณลักษณะของวงจรที่สังเคราะห์ และ timing diagram การทำงานของวงจรแสดงในรูปที่ 1 วงจรที่สังเคราะห์ขึ้นมี I/O ดังนี้ (10 คะแนน)

- มีสัญญาณ CLK เป็นสัญญาณนาฬิกาอินพุต
- มี data\_in เป็นอินพุตของวงจร
- มี data\_out เป็นเอาต์พุตของวงจร



รูปที่ 5 Timing diagram ที่ออกแบบ

ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....

5.1 จงวาดแผนภาพสเตต (state diagram) ของวงจรที่ทำการสังเคราะห์ ให้เป็นไปตามคุณสมบัติของวงจรตาม  
Timing diagram ที่กำหนดให้ (5 คะแนน)

Faculty of Engineering



ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....


5.2 จงเขียนโค้ด VHDL เพื่อสังเคราะห์วงจรในข้อที่ 5.1 ให้ได้ฟังก์ชันการทำงานตามที่กำหนด (10 คะแนน)

[illegible]

6. จงเขียนโค้ด VHDL เพื่อสังเคราะห์ให้ได้ฟังก์ชันการทำงานดังต่อไปนี้ (10 คะแนน)

สร้างวงจรแปลงสัญญาณ Binary Code เป็น Gray Code และ Gray Code เป็น Binary Code ขนาด 4 บิต โดยมี I/O ดังนี้

- I เป็นขาที่รับสัญญาณอินพุตขนาด 4 บิต
- BG เป็นขาที่ควบคุมฟังก์ชันการแปลงข้อมูล เมื่อเป็น '1' จะทำการแปลงสัญญาณอินพุต Binary Code เป็น Gray Code หากเป็น '0' จะทำการแปลงสัญญาณอินพุต Gray Code เป็น Binary Code
- Y เป็นขาเอาต์พุตขนาด 4 บิต



รูปที่ 6 Timing diagram ของวงจรที่ออกแบบ

